优雅地做数字设计!开源免费轻量级vscode+iverilog+gtkwave仿真框架全...
发布网友
发布时间：4小时前
共1个回答
热心网友
时间：3小时前
为了跳出Vivado图形界面的舒适区，我尝试了使用轻量级的iverilog编译器和gtkwave波形工具，并在VSCode中进行数字电路设计的全流程开发教程。
对于那些:
希望避免安装大型软件如Vivado或Modelsim，尤其是对开源免费的iverilog感兴趣的课程作业者；
初学者，想要专注于verilog硬件描述语言编程，无需过多工具调试，仅需查看波形；
寻求更高效、简洁仿真流程的设计师，无论对现有工具是否满意。
首先，下载iverilog。在Windows上，访问bleyer.org/icarus，确保勾选添加到PATH。在Linux中，各发行版都有，如Ubuntu、Arch Linux和OpenSuse，自行查找安装。
接下来，检查环境安装是否成功，通过命令行输入相关指令，显示帮助信息即安装成功。若遇到问题，可以寻求帮助或私信咨询。
在VSCode中，创建一个舒适的开发环境，安装支持SystemVerilog的扩展。将工作目录设置为包含rtl和sim文件夹的子目录，并根据个人喜好组织文件结构。样例项目可以从我的GitHub获取，如移位寄存器实现。
仿真流程的实现从编译开始，使用iverilog的基本命令，通过终端执行。在tb文件中加入dumpfile代码生成波形文件，然后通过vvp运行查看结果或gtkwave查看波形。建议创建一个脚本文件，自动化这些步骤，便于调试和修改。
脚本文件根据不同操作系统编写，只需根据tb模块名称和波形文件名进行调整。这样，无论何时新建工程，只需设置目录和修改脚本，就能快速启动仿真过程。
尽管整体环境轻量且便捷，但仍需注意gtkwave在Win11可能的显示问题和模块查看限制，可能需要进一步研究dumpvars命令来优化。本文提供了一个初步的解决方案，但还有优化空间。
