UVM验证总结(四)-sequence机制(进阶)
发布网友
发布时间：2024-10-23 17:09
共1个回答
热心网友
时间：2024-11-08 20:00
在前文的UVM验证总结（四）-sequence机制（基础篇）中，我们详细讨论了sequencer和sequence组件，包括启动方式、objection机制、virtual sequence的运用以及p_sequencer的使用。此部分将进一步补充sequence机制的关键内容：
1. Sequence的仲裁机制
在多sequence并发情况下，sequence如何同步和发送case至关重要。uvm提供了多种仲裁方法：
1.1 优先级仲裁：通过调整uvm_do和uvm_do_with宏的优先级，数值越大，优先级越高。可以设置仲裁算法为SEQ_ARB_STRICT_FIFO或SEQ_ARB_STRICT_RANDOM来利用优先级。
1.2 lock或grab：lock和grab控制sequencer的独占使用权，grap优先级更高，但不会打断正在执行的sequence。
1.3 is_relevant和wait_for_relevant：is_relevant决定sequence是否有效，配合wait_for_relevant实现更复杂的同步逻辑。
1.4 virtual sequence和virtual sequencer：用于复杂同步，避免全局变量过多，简化了多agent间sequence的有序执行。
2. Sequence相关宏及其实现
包括start()方法的应用，以及start_item()和finish_item()用于item挂载。发送transaction的宏如uvm_do_on, uvm_do_on_pri, uvm_do_on_with等提供了灵活的发送选项。
3. Sequence、sequencer、driver之间的通信
sequence通过ID信息标识item来源，确保item发送的准确性。
4. config_db在sequence中的使用
sequence中可以通过get_full_name获取组件路径，用于动态获取或设置config_db中的参数。
5. Response机制
sequence机制提供response机制，driver通过get_response获取sequence的反馈，set_id_info确保response与正确sequence关联。
