有关verilog里always的问题……?

发布网友发布时间：2024-10-23 16:42

共1个回答

热心网友时间：2024-11-09 18:09

Verilog是一种硬件描述语言（HDL），在撰写代码时，我们实际是在构建电路。当遇到问题时，应从电路的角度去思考。

在Verilog中，同时触发机制涉及众多细微之处，例如存在微小的延迟，但在大部分情况下，这些延迟可以忽略不计。类比于数字电子学中的多个D触发器在相同的时钟驱动下，共同响应同一时钟源。

“always”语块执行并行操作。想象一下，几个“always”个体一同向同一个女神递送食物。他们如何同时进行，如何确保各自的食物被照顾到？这在电子电路中涉及竞争与冒险现象。

因此，将此类任务交由一个“always”执行即可。这样，“always”兄弟将按照顺序逐步完成任务，确保每个环节得到妥善处理。

希望这个解答能帮助您理解Verilog中的“always”机制。如有不当之处，欢迎指正。