DDR3 SDRAMDDR3与DDR2几个主要的不同之处
发布网友
发布时间：2024-10-01 12:14
共1个回答
热心网友
时间：2024-11-22 20:38
DDR3与DDR2在多个方面存在显著差异，这些差异在突发长度、寻址时序、重置功能、ZQ校准、参考电压及点对点连接等方面得到了体现。首先，DDR3的预取为8bit，因此突发传输周期（Burst Length，BL）固定为8。而DDR2和早期DDR架构的系统中，BL=4较为常见。为适应这一变化，DDR3增加了4bit Burst Chop模式，即通过一个BL=4的读取操作与一个BL=4的写入操作合成一个BL=8的数据突发传输，这一过程可以通过A12地址线进行控制。值得注意的是，任何突发中断操作在DDR3内存中将被禁止，并不支持，取而代之的是更灵活的突发传输控制，如4bit顺序突发。
在寻址时序方面，DDR3的CL周期通常比DDR2有所提高，CL范围在5～11之间，相比DDR2的2～5之间，延迟周期数增加。此外，DDR3的附加延迟（AL）选项从DDR2的0～4扩展至0、CL-1和CL-2三种选择，并新增了一个时序参数——写入延迟（CWD），其值会根据具体的工作频率进行调整。
DDR3新增了重置（Reset）功能，这是一个专门的引脚，有助于简化DDR3内存的初始化处理，并在Reset期间使内存停止所有操作，切换至最少量活动状态，以节约电力。在此期间，内存关闭大部分功能，数据接收与发送器关闭，内部程序装置复位，DLL与时钟电路停止工作，不理会数据总线上的任何活动，从而实现最大节省电力的目的。
在ZQ校准功能方面，DDR3在引脚上连接了一个240欧姆的低公差参考电阻，通过命令集和片上校准引擎自动校验数据输出驱动器导通电阻与ODT的终结电阻值。系统发出校准指令后，将用相应时钟周期对导通电阻和ODT电阻进行重新校准。
参考电压在DDR3系统中分为VREFCA和VREFDQ两个信号，分别服务于命令与地址信号及数据总线，这有助于提高系统数据总线的信噪等级。
点对点连接是DDR3与DDR2的一个关键区别，DDR3系统中的内存控制器与内存通道之间是点对点或点对双点的关系，减轻了地址/命令/控制与数据总线的负载。DDR3内存模组也有标准DIMM、SO-DIMM/Micro-DIMM、FB-DIMM2之分，其中FB-DIMM2采用规格更高的AMB2。
面向64位架构的DDR3在频率和速度上拥有显著优势，同时在功耗控制方面表现出色，因此可能首先受到移动设备的青睐。在台式机领域，DDR3的未来充满光明，Intel已推出支持DDR3规格的新芯片，而AMD也计划在K9平台上支持DDR2及DDR3两种规格。DDR3的这些特性，使其在不同应用场景中展现出优异的性能与效率。
扩展资料
DDR3 SDRAM是DDR3的全称，它针对Intel新型芯片的一代内存技术（但目前主要用于显卡内存），频率在800M以上。DDR3是在DDR2基础上采用的新型设计，与DDR2 SDRAM相比具有功耗和发热量较小、工作频率更高、降低显卡整体成本、通用性好的优势。
