Chiplet是如何封装的?
发布网友
发布时间：2024-09-26 17:46
共1个回答
热心网友
时间：2024-10-04 16:17
台积电（TSMC）曾提出在前道工艺中将Chiplet蚀刻到裸片的方法，也称集成芯片系统（SoIC），但它依赖于混合键合技术。混合键合是一种最初用于图像处理器的互连方法，它是一种将电介质（SiOx）键合与嵌入式金属（Cu）相结合以形成互连的永久性键合工艺。现在，芯片制造商可以利用Chiplet模型，将裸片集成到现有的先进封装形式中，例如扇出和2.5D封装，或选择在3D-IC封装中实现逻辑对逻辑（logic-on-logic）或存储器对逻辑（memory-on-logic）等异质整合。不过，不同应用的最佳解决方案可能迥然不同，这也是Chiplet的核心意义所在。
封装技术的选择取决于各种物理因素，如速度、机械稳定性、电压、热量、键合和互连选项，以及成本。
SiP和MCM系统级封装（SiP）是具有多个裸片的集成电路（IC）封装的总称。不同于将所有系统模块集成在单个裸片上的片上系统（SoC），SiP将所有功能块分解为单独的裸片/Chiplet，然后安装在同一衬底上；它们是连接起来的一个IC。一般来讲，SiP可以被认为采用了硬核IP，而SoC则采用了软核IP。SiP还是一种特殊的配置，它包含了多个Chiplet，并注定是一种成本更低、尺寸更小的封装。SiP的前身是可以追溯到20世纪80年代的多芯片模块（MCM）。MCM通常在一个基础封装中集成了两个或更多芯片。这些术语经常被互换使用，造成了一定程度上的混乱。
2D、2.5D和3D-IC先进封装让Chiplet的概念成为可能，但每种先进封装类型又各自有其优缺点。
2D封装将裸片组装在有机衬底和层压板上，其核心思想是打破SoC引脚数量有限的困局，分散组件以简化布局和封装。制造扇出型封装需要用环氧模塑料将裸片先放置在一个类似晶圆的结构中，形成RDL；然后，再将独立的裸片切割出来，完成独立封装。实际上，这个过程远不是一句话那么简单。首先，裸片或Chiplet在放入RDL时可能会发生移位；其次，扇出工艺通常比其他方法要慢。这也是为什么人们如此关注高密度扇出，致力于将线宽间距减少到2nm甚至更小。
2.5D封装通过中介层将不同的功能模块并排放置或垂直堆叠。这种封装法通常广泛应用于数据中心。芯片之间的通信通过硅或有机中介层来完成，通常为具有硅通孔的芯片或中介层。虽然芯片之间的通信比单个裸片上不同组件之间的通信要慢，但信号实际上传播的距离可能更短，而且信号管道更多。因此总体而言，数据移动速度更快，移动所需的能量也更少。在单个芯片上，细线也会减慢数据传输速度，而且增大的电阻还会增加热量。堆叠式内存模块（尤其是高带宽内存）已经采用了2.5D架构，以进一步提高性能。但这种方法的缺点是中介层成本较高，并且需要专门针对其架构开发IP。
3D-IC颠覆了工具、模型、流程，甚至企业的方方面面。3D-IC可以是逻辑芯片和存储芯片相互堆叠，还可以是逻辑芯片与逻辑芯片的堆叠（logic-on-logic）。3D配置在某种程度上降低了2.5D堆叠的动态功耗，因为3D堆叠中的连接更短。然而，logic-on-logic听起来只是进步了一小步，但它必须克服几个关键的问题才能实现。真正的3D堆叠涉及以高度集成的方式相互堆叠的Chiplet，其最大的问题就是散热。不过这一点现在似乎越来越不成问题，因为与其他类型的封装或平面裸片相比，3D堆叠的信号推送距离更短，因此所需能量也更少；这反过来又提高了整体效率和性能，但也使得设计师深入了解Chiplet之间潜在的关系变得更加重要。
热心网友
时间：2024-10-04 16:20
台积电（TSMC）曾提出在前道工艺中将Chiplet蚀刻到裸片的方法，也称集成芯片系统（SoIC），但它依赖于混合键合技术。混合键合是一种最初用于图像处理器的互连方法，它是一种将电介质（SiOx）键合与嵌入式金属（Cu）相结合以形成互连的永久性键合工艺。现在，芯片制造商可以利用Chiplet模型，将裸片集成到现有的先进封装形式中，例如扇出和2.5D封装，或选择在3D-IC封装中实现逻辑对逻辑（logic-on-logic）或存储器对逻辑（memory-on-logic）等异质整合。不过，不同应用的最佳解决方案可能迥然不同，这也是Chiplet的核心意义所在。
封装技术的选择取决于各种物理因素，如速度、机械稳定性、电压、热量、键合和互连选项，以及成本。
SiP和MCM系统级封装（SiP）是具有多个裸片的集成电路（IC）封装的总称。不同于将所有系统模块集成在单个裸片上的片上系统（SoC），SiP将所有功能块分解为单独的裸片/Chiplet，然后安装在同一衬底上；它们是连接起来的一个IC。一般来讲，SiP可以被认为采用了硬核IP，而SoC则采用了软核IP。SiP还是一种特殊的配置，它包含了多个Chiplet，并注定是一种成本更低、尺寸更小的封装。SiP的前身是可以追溯到20世纪80年代的多芯片模块（MCM）。MCM通常在一个基础封装中集成了两个或更多芯片。这些术语经常被互换使用，造成了一定程度上的混乱。
2D、2.5D和3D-IC先进封装让Chiplet的概念成为可能，但每种先进封装类型又各自有其优缺点。
2D封装将裸片组装在有机衬底和层压板上，其核心思想是打破SoC引脚数量有限的困局，分散组件以简化布局和封装。制造扇出型封装需要用环氧模塑料将裸片先放置在一个类似晶圆的结构中，形成RDL；然后，再将独立的裸片切割出来，完成独立封装。实际上，这个过程远不是一句话那么简单。首先，裸片或Chiplet在放入RDL时可能会发生移位；其次，扇出工艺通常比其他方法要慢。这也是为什么人们如此关注高密度扇出，致力于将线宽间距减少到2nm甚至更小。
2.5D封装通过中介层将不同的功能模块并排放置或垂直堆叠。这种封装法通常广泛应用于数据中心。芯片之间的通信通过硅或有机中介层来完成，通常为具有硅通孔的芯片或中介层。虽然芯片之间的通信比单个裸片上不同组件之间的通信要慢，但信号实际上传播的距离可能更短，而且信号管道更多。因此总体而言，数据移动速度更快，移动所需的能量也更少。在单个芯片上，细线也会减慢数据传输速度，而且增大的电阻还会增加热量。堆叠式内存模块（尤其是高带宽内存）已经采用了2.5D架构，以进一步提高性能。但这种方法的缺点是中介层成本较高，并且需要专门针对其架构开发IP。
3D-IC颠覆了工具、模型、流程，甚至企业的方方面面。3D-IC可以是逻辑芯片和存储芯片相互堆叠，还可以是逻辑芯片与逻辑芯片的堆叠（logic-on-logic）。3D配置在某种程度上降低了2.5D堆叠的动态功耗，因为3D堆叠中的连接更短。然而，logic-on-logic听起来只是进步了一小步，但它必须克服几个关键的问题才能实现。真正的3D堆叠涉及以高度集成的方式相互堆叠的Chiplet，其最大的问题就是散热。不过这一点现在似乎越来越不成问题，因为与其他类型的封装或平面裸片相比，3D堆叠的信号推送距离更短，因此所需能量也更少；这反过来又提高了整体效率和性能，但也使得设计师深入了解Chiplet之间潜在的关系变得更加重要。
