【紫光同创国产FPGA教程】【PGL50H第四章】串口收发实验例程
发布网友
发布时间:2024-08-17 10:13
我来回答
共1个回答
热心网友
时间:2024-08-23 06:49
【紫光同创国产FPGA教程】PGL50H第四章:串口收发实验详解
本教程由小眼睛科技原创,版权所有,如需转发,请获得授权并注明来源。
针对紫光同创PGL50H开发平台(盘古50K)进行深入解析。盘古50K采用核心板+扩展板结构,FPGA选用PGL50H-6IFBG484,支持40nm工艺,数据传输速率高达400MHz,具备高性能数据处理和存储能力。
PGL50H的FPGA配备4路HSST高速收发器,适用于光纤通信和PCIe数据通信。板子配备丰富的接口,如HDMI、光纤接口、以太网和PCIe,方便进行高速通信验证。40pin IO扩展连接器则便于验证模块电路功能。
实验要求是使用115200bps的串口,发送十进制“www.meyesemi.com”并接收十六进制数据,通过LED以二进制形式显示。实验涉及串口通信基础,包括波特率设置、数据格式以及握手信号的理解。
串口通信使用TXD(发送)和RXD(接收)线,加上起始位、数据位、无校验位和结束位。波特率的计算是通过计数器实现,发送和接收模块需独立设计。实验设计包括发射模块(发送数据,无校验位)、接收模块(锁定数据并提供数据使能信号)、发射控制模块(1S间隔触发信号)和顶层模块(集成发送和接收任务)。
实验现象包括串口助手每1秒显示“www.meyesemi.com”,以及LED灯根据接收到的十六进制数据二进制显示。通过实际操作,你可以观察到LED灯的亮灭状态变化,验证串口通信的正确性。
【紫光同创国产FPGA教程】【PGL50H第四章】串口收发实验例程
针对紫光同创PGL50H开发平台(盘古50K)进行深入解析。盘古50K采用核心板+扩展板结构,FPGA选用PGL50H-6IFBG484,支持40nm工艺,数据传输速率高达400MHz,具备高性能数据处理和存储能力。PGL50H的FPGA配备4路HSST高速收发器,适用于光纤通信和PCIe数据通信。板子配备丰富的接口,如HDMI、光纤接口、以太网和P...
【紫光同创国产FPGA教程】【PGL50H第七章】 光纤通信测试实验例程
此教程针对紫光同创的PGL50H开发平台——盘古50K展开,它采用核心板与扩展板结构,利用高速板连接器。核心板由紫光同创40nm工艺的FPGA PGL50H-6IFBG484构成,配以2颗DDR3和Flash,提供高速数据处理和存储功能。FPGA与DDR3的交互速度可达400MHz,每颗DDR3数据位宽为32bit,总带宽高达25.6GBps,满足高速...
【紫光同创PCIE教程】——使用WinDriver驱动紫光PCIE
使用紫光PCIE的第一步,便是利用官方例程。官方例程会在生成IP的同时自动创建,为FPGA端提供了基础框架。生成官方例程的详细步骤 首先,创建新工程并选择相应芯片型号。 进入IP Compiler,例化PCIE IP,确保选择与硬件兼容的系列。 配置参数,选择5GT/s的速度,根据硬件限制选择Link Width(X2或X1...
【紫光同创PCIE教程】——使用WinDriver驱动紫光PCIE
使用WinDriver驱动时,先确保FPGA程序固化到开发板并连接到主机,然后检查链路是否成功。安装WinDriver后,可以通过它对PCIE BAR0进行内存读写操作,尽管BAR1和BAR2的使用受限于例程设计。深入使用WinDriver,可以结合FPGA信号分析,进一步理解上层TLP协议。至于利用DMA模块进行数据传输,教程会在后续内容中进行深入...