篮球比赛计时器的设计?
发布网友
发布时间：2022-05-09 13:46
共4个回答
热心网友
时间：2024-01-31 12:50
本设计是以555构成震荡电路，由74LS192来充当计数器，构成NBA24秒倒计时电路。该电路简单，无需用到晶振，芯片都是市场上容易购得的。设计功能完善，能实现直接清零、启动和暂停/连续计时，还具有报警功能。
一、设计原理与电路
原理方框图图：
包括秒脉冲发生器、计数器、译码与显示电路、报警电路和控制电路（辅助时序控制电路）等五个部分组成。计时电路递减计时，每隔1秒钟，计时器减1其中计数器和控制电路是系统的主要部分。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。当计时器递减计时到零（即定时时间到）时，显示器上显示00，同时发出光电报警信号。
秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不是太高，电路采用555集成电路或由TTL与非门组成的多谐振荡器的构成。
译码显示电路用74LS48和共阴极七段LED显示器组成。报警电路在实验中可用发光二极管代替。
二、模块说明：
○18421BCD码递减计数器
计数器选用中规模继承74LS192进行设计较为简便，74LS192是十进制可编程同步加/减计数功能。下图是74LS192外引线排列图与功能表：
工作原理：当 =1，CR=0时，若时钟脉冲加入到 端，且 =1，则计数器在预置数的基础上完成加计数功能，当加计数到9时， 端发出进位下跳脉冲；若时钟脉冲加入到 端，且 =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时， 端发出借位下跳变脉冲。由74LS192组成的二十四进制递减计数器如下图，其预置数为N=（0010 0100）8421BCD=（24）。它的计数原理是：只有当低位 1端发出借位脉冲时，高位计数器才作减计数。当高、低位计数器处于全零，且 =0时，置数端 2=0，计数器完成并行置数，在 端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。
○2555振荡模块
如右图，由NE555构成的多谐振振荡器。接通电源后，电容C2被充电，Vc上升，当Vc上升到2/3Vcc时，触发器被复位，同时放电BJTT导通，此时V0为低电平，电容C通过R5和T放电，使Vc下降，当下降至1/3Vcc时，触发器又被置位，V0翻转为高电平。电容器C的放电时间为：
当C放电结束时，T截止，Vcc将通过R5和Rw、R4向电容器充电，Vc由1/3Vcc上升到2/3Vcc所需时间为：
当Vc上升到2/3Vcc时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为：
在这里我们选择R5=68K，C2=10uf，只要调节Rw 7K即可输出1HZ，达到要求。
○3辅助时序控制电路
操作“清零”开关时，计数器清零。闭合“启动”开关时，计数器完成置数，显示器显示24断开“启动”开关，计数器开始进行递计数。电路图中，当开关S1合上时， =0，74LS192进行置数；当S1断开时， =1，74LS192处于计数工作状态。开关S2是时钟脉冲信号CP的控制电路。当定时时间未到时，74LS192的借位输出信号 2=1，则CP信号受“暂停/连续”开关S2的控制，当S2处于“暂停”位置时，门G3输出为0，门G2关闭，封锁CP 信号，计数器暂停计数；当S2处于连续位置时，门G3输出1，门G2打开，放行CP信号，计数器在CP作用下，继续累计计数。当定时时间到时， 2=0，门G2关闭，封锁CP信号，计数器保持零状态不变。
三、调试
做完板后发现暂停有毛刺现象，故补充另一开关来控制暂停，效果好转。以下是其电路：
四、后语
不足：本电路设计简单，而且能很好地达到设计要求，但由于555产生的脉冲精确值比较低，这是本电路最大的不足。
改进方法：可以使用晶振，然后进行分频（如用4060）。
热心网友
时间：2024-01-31 12:51
热心网友
时间：2024-01-31 12:51
热心网友
时间：2024-01-31 12:52
