verilog大牛们帮忙,帮小弟看看下面这段代码是做什么用的

发布网友发布时间：2022-05-23 11:20

共1个回答

热心网友时间：2023-10-21 05:07

看上去这是某个foundry 的一个Cell的verilog模型，这个celll应该是个ICG，Integrated Clock Gating Cell，用于门控时钟的。

E:门控时钟的使能端
CK:时钟输入
ECK:门控后的时钟输出
SE：scan enable，ASIC DFT中的测试使能端口

组成这个cell的三个逻辑分别是：一个OR 一个Latch 一个and

后面的代码是表明这个cell的延时路径和时序检查。

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com