硬件描述语言如verilog hdl等怎么体现时分复用?

发布网友发布时间：2022-05-17 05:06

共2个回答

热心网友时间：2023-10-08 23:59

时分复用主要目的是节省硬件资源开销，比如一个常用的模块或运算单元，又较为复杂，大量重复堆积重复这个单元会造成资源浪费。假设有一个单元实现的是复数乘法的功能，称之为mole multi
在A时刻，我们需要调用这个单元一次，通过输入A1，B1，得到一个输出C1。在B时刻，又需要调用同样的这个单元一次，输入为A2，B2，得到另外一个结果C2，这就是时分复用。需要有相应的使能控制。

热心网友时间：2023-10-08 23:59

比如说一个流水线乘法器，设置一个寄存器A，每个时钟翻转一次，
当A=0时，乘法器输入为mulA和mulB，
当A=1时，乘法器输入为mulC和mulD，
这样就实现了时分复用。追问这和流水线是一个意思吗？能不能上升沿时刻乘法器输入为mula、mulb，下降沿时刻乘法器输入为mulc、muld

追答不能，因为一般乘法器内部是单沿触发的，输入数据是双沿的，必然后有冲突