如图,请教CMOS电路的输出端状态,谢谢

发布网友发布时间：2022-04-26 02:39

共4个回答

热心网友时间：2022-06-20 04:06

在数字电路当中，不管是TTL电路，还是CMOS电路，或者其他类型的电路，其输出电平状态一般有高电平、低电平和高阻态等三种状态，没有听说过低阻态这一概念。

1、门电路符号是与非门。

一端输入为高电平，另一端接地，则为低电平:
1与0相与为0，再取反则为1

结果Y1就是高电平

2、门电路符号为或非门。

一端输入为低电平，另一端接地，则为低电平:

0与0相或就是0，再取反就是1。

结果Y2就是高电平。

3、漏集开路与非门，其输出要加上上拉电阻，而且两个与非门的输出接在一起，就是“线与”的关系。

由于第一个与非门没有信号输入，则输出状态为高阻态。

第二个与非门，其输入状态为低电平:

0与0与为0，再取反为1，

最后，两个输出状态没法进行“线与”，则为高电平。

结果Y3就是高电平。

热心网友时间：2022-06-20 04:07

7788889

热心网友时间：2022-06-20 04:07

554565852

热心网友时间：2022-06-20 04:08

思路是什么