为什么要设计边沿触发的触发器呢?

发布网友发布时间：2022-04-24 06:03

共2个回答

热心网友时间：2023-10-05 23:15

为了防止干扰，为了防止各个逻辑门传输时间不同出现的的延迟，产生电路竞争和冒险。
设计边沿触发器后，只有在上升或下降沿产生的时候，输出才会跳变，其他时候输出是封锁的。
比如主从J-K触发器，在一个脉冲内，触发器只能跳变一次，这就有效的防止了干扰。
CP=1或CP=0的时间，应大于逻辑门传输的的延迟时间。不然，还没等把上一次的结果输出，就已封锁，然后进行下一次的准备输出了，这样是不允许的。

热心网友时间：2023-10-05 23:16

触发器分为电平触发和边沿触发两类。
电平触发的触发器原理较简单，学习触发器时，一般先学习电平触发。
电平触发的触发器主要是基本RS触发器
基本RS触发器由电平触发，并且有一个重要的约束条件：/SD和/RD不能同时为零。即：/SD+/RD=1。
许多时候，我们希望触发器只有在时钟来临时，输出状态改变，其它时候，触发器维持，因为这样做可以让多个电路单元的状态同时得以改变，这个时钟，我们称为同步时钟。
同步RS触发器与基本RS触发器的不同之处在于，只有时钟CP=1的时候，输出状态才能被改变。但是，同步触发器也具有一个约束条件，就是当CP=1时，S和R不能同时为1。
此外，同步RS触发器还有一个不足之处在于：当CP=1时，S和R若多次改变，每次改变都会影响输出。这种现象，称为空翻现象。
主从触发器的输出改变仅仅取决于CP的下降沿时刻。有效的解决了空翻问题。但是，主从RS触发器仍然存在约束条件：R、S不能同时为1。
若将主从RS触发器的两个输出分别反馈至输入，即可解除这个约束。这就是JK触发器。
实际应用的触发器，大多是在JK触发器基础上作出简单的变更得到的。