三变量组合逻辑电路的设计中与非门是否为最理想的器件?

发布网友发布时间：2022-04-25 14:54

共1个回答

热心网友时间：2023-10-10 03:29

数字电路的基本门电路有与门、或门、非门，它们是构成各种复杂组合逻辑电路的基本逻辑单元。其逻辑功能为：与门“有0出0，全1出1”，或门“有1出1，全0出0”，非门“0非为1，1非为0”。他们的逻辑功能，只有在输入和输出状态稳定时才存在。在没有考虑信号通过导线和逻辑门的传输延迟时间的理想情况下，门电路的输入与输出为稳定状态。实际上，由于信号在传输过程中改变状态都要经历一段极短的过渡时间，或者信号传输路径不同而使信号到达输出端有先有后，从而在数字电路中，任何一个门电路只要有两个输入信号同时向相反方向变化，其输出端就可能产生干扰脉冲，这种现象称为竞争～冒险。可见，门电路存在延迟时间是组合逻辑电路产生竞争冒险现象的根本原因。它通常发生在输入状态变换之际，是一种边缘的错误输出。当负载电路对尖峰脉冲敏感时，这种现象使得负载电路将发生误动作，这对各种电子产品和电子系统的后果是很严重的，竞争冒险现象直接影响电路工作的稳定性、可靠性，甚至会导致整个数字系统的误动作和逻辑紊乱。因此，在设计时就必须采取各种措施加以消除和避免。如何解决竞争冒险问题就成为数字电路设计中的关键环节。
　　在组合逻辑电路中，如果由于竞争冒险而产生干扰脉冲，势必会对敏感负载产生不良影响，甚至导致误操作。如干扰脉冲可以使寄存器产生误操作，丢失储存的数据，还可以使计数器产生错误计数等。