整个电路带宽10m以上,输入网络电容多大时时放大器不稳定

发布网友发布时间：2022-04-25 18:06

共1个回答

热心网友时间：2023-10-23 07:53

开关电容ADC及其驱动放大器之间的阻抗谐振匹配方法来源：今日电子 | 作者：美国模拟器件 Eric Newn Rob Reeder　　高采样速率模数转换器（ADC）通常用在现代无线接收器设计中，以中频（IF）采样速率采集复数调制的。这类设计通常都选用基于CMOS开关电容的ADC，因为它们的低成本和低功耗特点很吸引人。但这类ADC采用一种直接连接到采样网络的无缓冲器的前端，这样就会出现驱动ADC的放大器的输入跟踪和保持阻抗随时间变化的问题。为了有效地驱动ADC，使噪声最低和有用失真最小，必须设计一种无源网络接口帮助抑制宽带噪声，并对跟踪阻抗和保持阻抗进行变换以便为驱动放大器提供更好的负载阻抗。针对几种常见的IF频率，本文中提出了一种谐振匹配方法，用于将跟踪和保持阻抗转换为比较容易计算的负载，从而实现抗锯齿滤波器的精密设计。　　开关电容ADC　　开关电容ADC不带缓冲器，以便能降低功耗。这种ADC的采样保持放大器电路（SHA）主要包括一个输入开关、一个输入采样电容器、一个采样开关和一个放大器。如图1所示，输入开关直接连接驱动器和采样电容器。输入开关闭合时（跟踪模式），驱动器电路驱动输入电容器，当此模式结束时，输入电容器开始对输入进行采样（捕获）。而当输入开关断开时（保持模式），驱动器被输入电容器隔离。ADC的跟踪模式周期和保持模式周期大约相等。　　点击看原图图1 连接到放大器驱动器的开关电容ADC简化输入模型　　图2 AD在跟踪和保持两种模式下的不同输入频率　　在SHA的跟踪模式期间和保持模式期间，ADC输入阻抗的状态是不同的，这就很难使ADC的输入阻抗与驱动电路之间始终匹配。因为ADC只能在跟踪模式期间检测输入，所以在此期间输入阻抗应与驱动电路匹配。输入阻抗与频率的关系主要由采样电容器和通路中所有的寄生电容决定。为了精确地匹配阻抗，了解输入阻抗和频率的关系是非常必要的。图2为AD在输入频率高达1GHz时的输入阻抗特性。　　蓝色曲线和红色曲线分别表示ADC输入SHA网络在跟踪和保持模式下输入电容阻抗的虚部（对应右边的纵坐标）。在小于 MHz时，电容阻抗的虚部从跟踪模式下的大于4pF变化到保持模式下的1pF。输入SHA网络在跟踪和保持模式下的输入阻抗实部分别用橙色和绿色曲线表示（对应左边的纵坐标）。正如预期的那样，与保持模式相比，跟踪模式下的阻抗值要低得多。带缓冲器输入的ADC阻抗在整个标称宽带内都保持恒定，而开关电容ADC的输入阻抗在最初的MHz输入带宽内会产生很大变化。　　阻抗谐振匹配方法　　为了有效地将有用耦合到ADC的理想奈奎斯特（Nyuist）区内，必须要彻底了解ADC在有用频率范围内的跟踪和保持阻抗。有几家ADC商已经提供了供网络使用的散射参数和（或）阻抗参数。输入阻抗数据可用于设计阻抗变换网络，其有助于捕获有用并抑制其他频率范围内的无用。　　如果知道了任何输入系统的差分输入阻抗，那么有可能设计出一个具有低损耗的电抗匹配网络。输入阻抗可以用复数ZIN=R+jX表示，其中R表示输入阻抗中的等效串联电抗，X表示虚串联电抗，这样就可以找到一个将这种复数阻抗变换成负载的等效网络。通常，输入阻抗被等效成一个并联RC网络。为了找到一个等效的RC并联网络，我们可以利用下述公式将阻抗转换为导纳。(1)　　有许多软件程序可以计算复数的倒数，例如Matlab和MathCad，甚至像Excel的较新版本都有此功能。　　IF采样和奈奎斯特区考虑　　只有当有用或频率处于第一奈奎斯特区内时才会进行基带采样。但是，有些转换器可以在高于第一奈奎斯特区的频域内采样，这被称作欠采样或是IF采样。图3示出如何用相对于80 MHz采样频率（Fs）的 MHz中频来定义ADC的奈奎斯特区，实质上处于第四奈奎斯特区内。IF频率的镜像频率可以映射到第一奈奎斯特区，这就好像在第一奈奎斯特区看到一个20 MHz的一样。还应该注意到大多数FFT仪，例如ADC AnalyzerTM，只能第一奈奎斯特区或0～0.5Fs的FFT。因此，如果有用频率高于0.5Fs，那么镜像频率可被映射到第一奈奎斯特区或者常说的基带。如果杂散频率也在可用带宽内，这样就会使事情变得复杂。　　图3 奈奎斯特区的定义　　那么，当ADC偏离采样频率0.5Fs时怎能满足奈奎斯特准则呢？这里重述Walt Kester在ADI高速IC研讨会技术资料中介绍的&lo;奈奎斯特准则&ro;，即的采样速率必须大于等于其带宽的两倍，才能保持的完整信息，该准则也可见式（2）。　　FS>2FBW (2)　　其中，Fs表示采样频率，FBW表示最高有用频率。这里的关键是要注意有用频率的位置。只要没有重叠并且留在一个奈奎斯特区内，就可以满足奈奎斯特准则。唯一不同的是有用频率的位置从第一奈奎斯特区到了高阶奈奎斯特区。　　IF采样已经越来越受欢迎，因为它允许设计工程师去除链中的混频级电路。这样就能提高性能，因为减少了链中元件总数量，实际上降低了引入系统的附加噪声，从而进一步提高系统总的信噪比（SNR）。在某些情况下，这样做还可以提高无杂散动态范围性能（SFDR），因为消除了混频级电路会降低本地振荡器（LO）通过混频器引起的泄漏。　　在进行IF采样时，对高频抗锯齿滤波器（AAF）的设计是相当重要的。在大多数情况下，AAF被设计在有用频带内的中心。在IF采样应用中，恰当的滤波器设计是至关重要的，以便低奈奎斯特区内的低频噪声不会落入有用频率所在的高阶奈奎斯特区。而且，不良的滤波器设计会导致在本底噪声的基带镜像出现过多的噪声。图4显示了抗锯齿滤波器的阻带衰减特性。　　很显然，系统动态范围和带通滤波器的阶数有直接的关系。此外，系统的阶数还依赖于系统的分辨率。分辨率越低，本底噪声就越高，具有的混频效应就越小，因此对系统的阶数要求就越低。但是，有些高阶滤波器可能会在通带中产生较多的纹波，这会对系统的性能起到反作用，因为其引发了相位失真和幅度失真。总之，在设计抗锯齿滤波器时必须非常小心。　　抗锯齿滤波器设计　　抗锯齿滤波器有助于减少无用奈奎斯特区中的内容，否则会产生带内混频从而降低动态性能。通常采用LC网络设计抗锯齿滤波器，而且必须要明确规范源阻抗和负载阻抗，以便获得要求的阻带特性和通频带特性。通常采用切比雪夫（Chebyshev）或巴特沃斯（Butterworth）多项式定义滤波器的传递函数。有几种滤波器设计程序有助于简化这个问题，例如NuHertz Technologies的Filter Free4.0或Agilent Technologies的ADS。另外，可以使用滤波器设计手册来找到归一化的原型滤波器参数值，然后根据要求的截止频率和负载阻抗按适当比例进行设计。图5(a)中提供了一个四阶的归一化原型滤波器实例。该滤波器遵循切比雪夫多项式，针对5:1的负载和源阻抗比，理论上可提供小于0.5dB的纹波。对于MHz的截止频率和W的负载阻抗，其单端等效网络如图5(b)表示。大多数高速ADC都能够利用差分输入接口完成高动态范围IF采样。因此有必要将单端网络转换为如图5(c)所示的差分网络。在转换为最终的差分网络时，串联阻抗实质上被减半了（见图5(d)）。值得一提的是，试图建立印制电路板（PCB）寄生元件模型以便选择最佳的L和C值是很明智的做法。最终实现的网络采用了比理论值稍低的电感值，以便适应电路印制线的串联电感。应该注意的是图5(c)中的负载现在用图5(d)中的ADC接口代替，包括一个分流电感器和共模偏置电阻器。偏置电阻为每个差分输入端提供所需的直流偏置，并且与原来的跟踪阻抗和谐振分流电感器结合起来共同为负载提供滤波器。　　考虑网络的品质因数是很重要的。负载和源阻抗的比例越大，就越需要注意元件值和布线的寄生效应。通常需要采用一些经验性的反复试验法来优化网络接口，以达到噪声和失真性能的最佳组合。采用能精确地捕获实际L和C寄生效应的元件模型对网络响应进行仿真是较为合适的。　　测试性能　　上例中的电路设计提供了优良动态性能（见图6）。应该注意在有和没有适当设计接口网络两种情况下 SFDR和总谐波失真的差异。谐振分流电感器转换了ADC的原始阻抗，从而为滤波器提供可预测的负载阻抗。另外，分流电感有助于吸收所有的低频闪烁噪声和DC失调，不然它们会破坏0Hz频率附近的本底噪声。抗锯齿滤波器有助于抑制高频宽带噪声，不然它们会造成带内混频，而且它还有助于抑制驱动放大器输出端出现的高频谐波。这样就为工作在MHz中心频率的高IF采样接收器提供了一种合适的解决方案。整个2MHz带宽内频率响应的均匀性小于±0.2dB，并且其组延时小于10ns。　　图6 在MHz频率下用AD驱动AD前后的波形　　图7提供了一个低频率案例。该解决方案适合于可用带宽为5 MHz的双倍向下变频IF采样设计，其延时小于ns，通带纹波小于±0.25dB。在这种案例中，采用AD差分放大器驱动14bit，65 Msps的AD CMOS ADC。还可以将同样的设计方法用于先前的案例，会使级联本底噪声改进6dB以上，而SFDR可以提高10dB以上。　　图7 在48MHz频率下AD区动AD前后的波形感觉还是找个专业的问问好的或者到硬之城上面找找有没有这个型号把资料弄下来慢慢研究研究