vhdl语言是什么

发布网友发布时间：2022-04-24 12:16

共1个回答

热心网友时间：2023-10-12 13:25

VHDL 就是 VHSIC Hardware Description Language 的缩写，而 VHSIC 就是 Very High Speed Integrated Circuit 的缩写，其意义就是非常高速积体电路。所以 VHDL 就是非常高速积体电路的硬体描述语言。这是一项原由美国国防部 ( DoD, Department of Defense) 所支持的研究计画。为了将电子电路的设计意涵以文件方式保存下来，以便其它人能轻易地了解电路的设计意义。这就是VHDL的由来。

在1985年，美国国防部取得委托研究的第一版语言。随后，VHDL语言就转移给IEEE，并在1987年成为IEEE1076---1987标准。1988年，英国国防部规定所有官方的ASIC设计均需以VHDL为设计描述语言。所以VHDL就逐渐地成为工业界的标准"1993年，IEEE将IEEE1076---1981标准经过一些增修(新增一些功能、去除模糊部份以及保留往前共容等等)之后，规范了另一个新的VHDL标准IEEE1164。1996年，IEEE将电路合成的程式标准与规格加入至VHDL电路设计语言中，称之为IEEE1076．3标准。

VHDL电路设计语言的规范目的，在於要提供一个高阶而且快电路设计工具，它涵盖电路描述(Description)电路合成与电路模拟(Simulation)等三个电路设计工作。

就像一些常用的程式设计语言(例如C、Pascal等高阶语言)用来描述计算数学函数或处理资料程序。程式的执行就是资料数值的计算。同样地，VHDL是一种描述数位系统，而VHDL程式的执行就是数位系统的电路模拟与电路合成。