4、描述你对集成电路设计流程的认识

发布网友发布时间：2022-04-24 12:27

共1个回答

热心网友时间：2022-06-28 15:44

首先是使用hdl语言进行电路描述，写出可综合的代码。然后用仿真工具作前仿真，对理想状况下的功能进行验证。这一步可以使用vhdl或verilog作为工作语言，eda工具方面就我所知可以用synopsys的vss（for
vhdl）、vcs（for
verilog）cadence的工具也就是著名的verilog-xl和nc
verilog
2.前仿真通过以后，可以把代码拿去综合，把语言描述转化成电路网表，并进行逻辑和时序电路的优化。在这一步通过综合器可以引入门延时，关键要看使用什么工艺的库这一步的输出文件可以有多种格式，常用的有edif格式。

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com