计数器74ls160怎么实现任意进制加减?

74ls160为十进制同步加法计数器，同步就是要受到时钟信号的控制——清零和置数，附加功能有进位输出端、置数端、清零端，还有置数输入端状态输出及时钟信号端口，其余端口暂可不用。那么根据以上端口可以利用反馈置“ 0”反馈复位)实现。74160有效循环为0000-1001，由于初态为0000，故六进制为六个状态...

增量编码器一般输出信号是两路正交脉冲信号和一路参考信号,之所以叫增量是因为它的位置信号是通过对脉冲计数累加得到,依靠计数设备的内部记忆来记住位置,并且同每圈输出的参考信号来清除累计误差. 缺点就是断电后,需要重新寻找初始位置. 例如打...

用74ls160或者74ls161设计2-15等进制计数器，这不能每一个进制都做一遍的。改成2~9进制，两个都可以，方法和连线完全相同。十进制数不用改，74LS160就是了。改成11~15进制只能用74LS161。以6进制为例。置数法可以是初值不为0，以2为例。如下图，即5的状态为0101，将其中的两位 1 接到与...

用加法计数器74ls161清零功能接成12进制计数器，第二个图再改一下就行了。12进制，当计数到12，即Q3Q2Q1Q0=1100，把Q3Q2接到与非门上，产生清零信号。异步置0实现十二进制计数器：在计数器的状态为十二时输出一个复位信号，使计数器复位归0；同步置0实现十二进制计数器：在计数器的状态为十一时...

74LS160是Decade counter也就是不出BUG的情况下÷10（到1010自动清零）。然后因为单个160只能到÷10，所以要做到÷12的话，需要两个160做异步CLK串联（÷100），可以做U1÷2（0011清零）串联U2÷6（0111清零）或者U1÷3（0100清零）串联U2÷4（0101清零）。所以基本连法是CLK进160U1的CLK，然后U1的...

实现不了。根据查询相关信息显示，74HC160是十进制数加法计数器，不能做减法计数器，是不能让数码管倒计时的。要做倒计时，可用74HC168，是十进制数加/减计数器，设置减法方式就行了。而用两片74LS160来接成一个100，进制计数器，再通过置0法实现16进制计数。

74ls160就是十进制计数器，处于正常的计数状态，就可以实现对时钟脉冲的十进制计数。逻辑图如下，并用一片显示译码器74LS247，配共阳数码管显示。不需要显示，就删掉译码器和数码管。

一、用两片74LS160设计19进制计数器 二、用两片74LS161设计19进制计数器 计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能 同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由...

1. 加法计数器设计（清零法）74LS161为十六进制四位二进制加法计数器，异步清零，同步置数。设计60进制的加法计数器，采用清零法。60用二进制表示为0011 1100，因为是异步清零，当计数器从零开始计数时，计数到0011 1100时异步清零即可。要用到两片74LS161，需要两计数器进行级联，采用同步并行级联...

用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。个位与十位计数器之间采用同步及连方式，个位计数器的进位信号连接到十位计数器的使能端EP，或ET，或EP、ET的并联，完成个位对十位计数器的进位控制。十位计数器计数到6时，Q1=Q2=1，用个2...

个位：1，7,9,10,16接高电平；2接时钟脉冲；15接十位的7，10 十位：1,9,16接高电平；2接同一的时钟脉冲；个位14和十位14接与非门，输出接十位的1。两管8接地。完成00到28的循环。