verilog hdl nor表示什么

发布网友发布时间：2024-02-11 20:30

共4个回答

热心网友时间：2024-07-21 15:11

或非

热心网友时间：2024-07-21 15:05

在要加或非门的前面加一个~（|）
如 y=~（a|b）;//y=a或非b

热心网友时间：2024-07-21 15:07

VerilogHDL高级数字设计

热心网友时间：2024-07-21 15:07

表示或非门

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com