脉冲电平变化太小如何捕获

发布网友发布时间：2024-03-01 07:22

共1个回答

热心网友时间：2024-12-14 06:47

是用寄存器将输入脉冲转换成电平变化输出，如果2次相邻脉冲间隔足够大，输出的电平变化是可以达到时钟的采集要求，然后去检测输出电平的上长升沿（pulse_sync[2] != pulse_sync[1]），实际我觉得应该是检测pulse_sync的变化沿（每个电平变化对应一个脉冲沿）。但如果2次相邻脉冲不是足够大，输出电平还是达不到时间采集（寄存）的要求，这种方法我觉得可能不行。我觉得，信号能够输入到FPGA，本身就是要求达到器件的setup\hold时间，如果可以达到，那FPGA内部处理实际上是可以使用异步FIFO来达到检测脉冲个数，然后只要使用时钟去读异步FIFO，就达到了将脉冲转换成时间周期输出的要求。这样，只要脉冲信号能够输出到FPGA，那不管有多窄，都可以不漏的检测出来（当然是在异步FIFO不满的情况下）。

脉冲电平变化太小 如何捕获

脉冲电平变化太小如何捕获