编写上升沿触发的D触发器的VHDL语言程序
发布网友
发布时间：2022-05-05 22:10
共1个回答
热心网友
时间：2022-06-28 04:42
library
ieee;
use
ieee.std_logic_1164.all;
entity
sync_rsdff
is
port(d,clk
:
in
std_logic;
set
:
in
std_logic;
reset:
in
std_logic;
q,qb
:
out
std_logic);
end
sync_rsdff;
architecture
rtl_arc
of
sync_rsdff
is
process(clk)
begin
if
(clk'event
and
clk='1')
then
if(set='0'
and
reset='1')
then
q<='1';
qb<='0';
elsif
(set='1'
and
reset='0')
then
q<='0';
qb<='1';
else
q<=d;
qb<=not
d;
end
if;
end
process;
end
rtl_arc;
以上是同步置位/复位的d触发器。
我也在忙我自己的论文啊。
