噪声容限与判决门限的关系
发布网友
发布时间：2023-05-29 05:45
共1个回答
热心网友
时间：2023-09-15 20:36
判决电平、噪声容限测量：1、眼图中间的位置相对于GND位置的电平值即为判决门限。 2、测量眼图最佳判决点处的峰峰值的1/2即为噪声容限。
当一个信号上叠加了噪声后，其电平会发生变化，但是叠加多少噪声后其逻辑值会发生变化,逻辑值不发生变化时，电路所能够容忍的最大噪声值就是噪声容限。噪声容限有两种类型：低电平噪声容限和高电平噪声容限。要理解这一点，让我们先看一个例子，如图所示，图中门A的输出端连接到了门B的输入端。
逻辑电平1和0是对某一电平值的抽象。当电平值为VDD（例如，VDD=5V)时，它被认为是逻辑1。类似地，当电压为0v，则认为是逻辑0。然而，在现实应用中，我们会针对不同的逻辑电平给出一定的电压范围，例如，3.5-5V之间的电平值都可以被认为代表的是逻辑1，而在0~1.5V之间的电平值都可以被认为代表的是逻辑0。逻辑1和逻辑0对应的电压范围对于不同类型的电路（如CMOS、TTL)来说是不同的。
假定B的输入电压大于3.5V时会被当成逻辑1，而电压低于3.5V时，B把它当成逻辑0或不确定值，此时被B输入端认为是逻辑1的最小电压用V_{IH(min)}表示。如果A输出逻辑1时的输出电压在4~5V之间，现将其输出的高电平的最小值用V_{OH(min))}表示。此时，B的高电平噪声容限为V_{IH(min)}和V_{OH(min))}间的差值。
NM(high) = V_{OH(min)} - V_{IH(min)} = 4- 3.5 = 0.5V \\。
即，只要噪声小于-0.5V（幅值大于0.5V），就会引起高电平判断错误。
