发布网友 发布时间:2022-04-22 08:07
共2个回答
热心网友 时间:2022-06-18 08:17
就像DDR2从DDR转变而来后延迟周期数增加一样,DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2~5之间,而DDR3则在5~11之间,且附加延迟(AL)的设计也有所变化。DDR2时AL的范围是0~4,而DDR3时AL有三种选项,分别是0、CL-1和CL-2。另外,DDR3还新增加了一个时序参数——写入延迟(CWD),这一参数将根据具体的工作频率而定。热心网友 时间:2022-06-18 08:17
1、DDR3在1个时钟周期内工作8次,DDR2只工作4次,所以相同核心频率下DDR3的等效频率是DDR2的2倍(ps:内存型号上标注的是等效频率);