高速IIC总线pcb设计如何做阻抗匹配

发布网友发布时间：2022-04-22 06:04

共2个回答

热心网友时间：2023-09-17 19:29

这里是数字电路，通常说“扇入扇出能力”，不讨论阻抗匹配问题；
估计你需要挂载的IIC模块也不会很多，因此，按典型的电路参数就是时钟线和数据线分别挂个4.7kΩ的上拉电阻即可。追问我挂载的设备确实不多，只有一个。那我这种情况的数字电路是不是要考虑信号完整性呢？是不是需要布线的时候布成等长线？

追答关于电路板上如何布线，的确是需要相当学问的；
只是IIC的工作频率相对的不高，对布线要求也就低了，随便你怎么布线都应该成功的；

热心网友时间：2023-09-17 19:29

关注这个问题

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com