主从触发器，为什么clk高电平的时候的rs对后面的从出发有影响，我理解的主触发器的状态随时都变？

发布网友发布时间：2022-10-13 09:20

共1个回答

热心网友时间：2023-11-02 11:58

主从SR触发器，是把下降沿时刻的状态送到从触发器，但是，如果在时钟下降沿时刻SR=00, 即保持，需要往前推一个非保持的状态。
主从JK触发器，如果原来是0态，只须看J输入端的信号在时钟高电平期间有没有出现1，出现了，时钟下降沿到来后，从触发器就会变成1态。此时不用管K端的输入，因为它*了。如果原来是0态1，只须看K输入端的信号在时钟高电平期间有没有出现1，出现了，时钟下降沿到来后，从触发器就会变成0态。此时不用管J端的输入，因为它*了。
理解这段话需要知道主从触发器的内部电路。希望能帮到你。追问谢谢，你说的SR保持那个恍然大悟，我在一个网站还看见另一个方法，就是先把主触发器的Qn画出来，再对应脉冲画从触发器的Qn+1，我也觉得有道理。