发布网友 发布时间:2022-12-12 02:42
共1个回答
热心网友 时间:2023-10-06 09:48
先行进位加法器是对普通的全加器进行改良而设计成的并行加法器,主要是针对普通全加器串联时互相进位产生的延迟进行了改良。超前进位加法器是通过增加了一个不是十分复杂的逻辑电路来做到这点的。比较式(1-3)和式(1-5),可以看出这两组进位逻辑表达式是类似的。不过式(1-3)表示的是组内进位,式(1-5)表示的是组间的进位。实现逻辑方程组(1-5)的电路称为成组先行进位部件。图la为所设计的32位超前进位加法器的结构框图,该加法器采用*超前进位加法器设计,组内和组间均采用超前进位。由8个4位超前进位加法器与3个BCLA部件构成。图1b 为采用超前进位和进位选择实现的32位先行进位加法器结构图。