xilinx uartlite核的各个端口什么意思
发布网友
发布时间:2022-04-23 07:57
我来回答
共1个回答
热心网友
时间:2022-06-18 00:38
升级到vivado2015后,为了升级以及zynq系列FPGA MPSOC考虑,xilinx后续IP将都支持AXI接口,但UART的设计并没有找到example/wavform/testbench,搞了大半天才把串口调通。
串口波特率设置为115200,则发送一个bit的时间是:
[plain] view plain copy
; 10000/1152
~8.68055555555555555556us
;
再来看仿真图的结果(两个时间戳标示的是一个比特的时间宽度,120.515-111.875=8.640us):和理论计算的值非常接近。