verilog HDL 实现数字钟的代码；要求：分层次设计，实现24/12小时显示转换。数字钟时分秒皆可调；整点报时

发布网友发布时间：2022-07-13 12:36

共1个回答

热心网友时间：2023-10-30 02:21

A,B是23或60的计数变量,C,D是你的输出端。记得在实体进行声明。下面放在PROCESS(ADD) IF (ADD'EVENT AND ADD='1') THEN A:=A+1; B:=B+1;U

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com

verilog HDL 实现数字钟的代码；要求：分层次设计，实现24&#47;12小时显示转换。数字钟时分秒皆可调；整点报时