数字电路判断TTL门电路和CMOS门电路的输出逻辑状态
发布网友
发布时间：2022-04-28 23:41
共3个回答
热心网友
时间：2022-06-25 14:43
(一)TTL高电平3.6~5V，低电平0V~2.4V
CMOS电平Vcc可达到12V
CMOS电路输出高电平约为0.9Vcc，而输出低电平约为
0.1Vcc。
CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。
TTL电路不使用的输入端悬空为高电平
另外，CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路那样严格。
用TTL电平他们就可以兼容
(二)TTL电平是5V，CMOS电平一般是12V。
因为TTL电路电源电压是5V，CMOS电路电源电压一般是12V。
5V的电平不能触发CMOS电路，12V的电平会损坏TTL电路，因此不能互相兼容匹配。
CMOS是场效应管构成，TTL为双极晶体管构成
COMS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作
CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差
CMOS功耗很小，TTL功耗较大（1～5mA/门）
CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。
功耗
TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10-9)瓦；在输出电位发生跳变时（由低到高或由高到低）,TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。
热心网友
时间：2022-06-25 14:44
热心网友
时间：2022-06-25 14:44
第二题，或非门，一个输入端恒等于0，因此，相当于非门，Y=输入V的反；
第三题，异或门，一个输入端恒等与高电平，因此，V=1时，Y=0;V=0时，Y=1，类似一个非门Y=/V；
第四题，左上门为与门，左下门为与门输入均为0低电平，故左下门恒输出0低电平，右侧门为或非门，因此，Y=VCC*VIL=VIL的非，总的逻辑关系是一个非门，Y=/VIL。
第五题，左侧两个门均为与非门，VDD相当于1，因此，左侧上门输出恒等于0，低电平，所以，该电路总的逻辑关系不受左下门影响了，故，Y=0低电平
