fpga 全局时钟问题
发布网友
发布时间:2022-05-12 19:29
我来回答
共1个回答
热心网友
时间:2023-10-19 18:04
1.复位信号也应该走全局时钟,多GCLK引脚应该是为了多时钟输入考虑,用不着当普通IO用也无所谓;
2.关于IBUF,IBUFG,BUFG,IBUFGDS,BUGMUX可以查看Select I/O的user guide,xinlinx官网找找就有;
3.9.1i比较老了,现在都出了12.1,推荐使用11.5版本,目前我就用这个版本做Spartan-6的设计,没有li***se可以email给我chit_wps@163.com.